Návrh a realizace přípravku pro výuku hradlových polí

Title Alternative:Design and implementation of the preparation for gate arrays education
Simple item page
dc.contributor.advisorKolář, Milan
dc.contributor.authorŽanta, Marek
dc.date2009
dc.date.accessioned2013-12-20
dc.date.available2013-12-20
dc.date.committed2009-05-29
dc.date.defense2009-06-25
dc.date.issued2013-12-20
dc.date.submitted2008-10-31
dc.degree.levelbccs
dc.descriptionkatedra: MTI; přílohy: CD-ROM; rozsah: 68s. , 11s. přílohcs
dc.description.abstractCílem této práce je vytvořit funkční přípravek pro výuku návrhu hradlových polí a seznámení se s metodikou jejich návrhu. Přípravek bude využíván pro studijní účely na TU v Liberci, konkrétně pro výuku studentů navazujícího magisterského studia oboru Mechatronika, Informační technologie a Automatické řízení a inženýrská informatika. Základem je popis chování systémů využitím jazyka VHDL a následná realizace, která bude provedena na zmiňovaném přípravku. Přípravek se skládá z desky plošného spoje, osazené hradlovým polem FPGA Altera a periferními součástkami, které spolupracují, či jsou přímo řízené I/O piny hradlového pole a díky nimž je možné odzkoušení navrženého systému přímo na desce plošného spoje bez nutného propojování s externími periferními zařízeními, jak je tomu u mnoha konkurenčních výrobků. Pro realizaci přípravku je zapotřebí navrhnout kompletní schéma včetně popisů a hodnot jednotlivých součástek, ze kterého se bude odvíjet samotný návrh DPS.cs
dc.description.abstractThe aim of this bachelor thesis is to make a functional device for instruction of gate arrays design and for theirs design methodology. The device will be used for educational purpose on TU Liberec, especially for training students of consequential master study specializations: Mechatronics, Information technology and Automatic control and Engineering informatics. The body of my work is description of system´s behavior by using VHDL language and following realization, which will be implemented on mentioned device. The device consists of printed circuit board, which is complemented with gate array FPGA Altera and other peripheral components, which cooperate, or which are directly controlled by I/O pins of gate array. Due to this is possible to test designed system directly on printed circuit board, without essential interconnection with external peripheral devices, as it is common by many competitive products. For realization of this device it is necessary to design complete scheme including descriptions and values for single parts, which will be followed by eigen design of printed circuit board.en
dc.formattext
dc.identifier.urihttps://dspace.tul.cz/handle/15240/792
dc.language.isocs
dc.publisherTechnická Univerzita v Libercics
dc.subjecthradlové polecs
dc.subjectvývojový kitcs
dc.subjectjazyk vhdlcs
dc.subjectdeska plošného spojecs
dc.subjectgate arrayen
dc.subjectdevelopment kiten
dc.subjectvhdl languageen
dc.subjectprinted circuit boarden
dc.subject.verbisinformatikacs
dc.titleNávrh a realizace přípravku pro výuku hradlových polícs
dc.title.alternativeDesign and implementation of the preparation for gate arrays educationen
dc.typeThesis
local.departmentMTIcs
local.identifier.stag16108
local.identifier.verbis398262
local.note.administratorsoprava_A
local.verbis.aktualizace2019-10-05 05:53:29cs
local.verbis.studijniprogramMTI Elektrotechnika a informatika/Elektronické informační a řídicí systémycs
Files
Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
bc_16108.pdf
Size:
106.76 MB
Format:
Adobe Portable Document Format
Description:
kvalifikační práce
Download
Collections
Fakulta mechatroniky, informatiky a mezioborových studií