Rekonfigurovatelný systém na FPGA obvodu
dc.contributor | ||
dc.contributor.advisor | ||
dc.contributor.author | Drahoňovský, Tomáš | |
dc.contributor.other | Skolitel : 54738 Novák Ondřej, prof. Ing. CSc. | |
dc.contributor.other | Konzultant : 55161 Wiener Jakub, prof. Ing. Ph.D. | |
dc.contributor.other | Konzultant2 : 62551 Boiten Herman, Ing. | |
dc.date | 2015 | |
dc.date.accessioned | 2018-05-04 | |
dc.date.available | 2018-05-04 | |
dc.date.committed | 2014-08-31 | |
dc.date.defense | 2015-04-10 | |
dc.date.submitted | 2010-09-01 | |
dc.date.updated | 24.6.2016 17:13 | |
dc.degree.level | Ph.D. | |
dc.description.abstract | Práce se zabývá tvorbou metodiky návrhu rekonfigurovatelného systému na FPGA obvodu. Tato metodika využívá pokročilých technik založených na částečné dynamické rekonfiguraci za účelem optimalizace rekonfigurovatelných systémů z hlediska flexibility, vyžadované paměti, času potřebného pro implementaci návrhu a množství logických zdrojů FPGA obvodu nezbytného pro vytvoření rekonfigurovatelného systému. V textu jsou představeny základní pojmy z oblastí struktury a konfigurace FPGA obvodů, dále pak základní vlastnosti částečné rekonfigurace, relokace částečných konfiguračních souborů, vyčítání konfigurační paměti FPGA a zapisování dat do interních registrů obvodu. Jádro práce představuje metodiku návrhu rekonfigurovatelného systému s využitím výše zmíněných technik. Dílčí části této práce jsou ověřeny na různých experimentech. V závěru jsou shrnuty výsledky jednotlivých přístupů a diskutovány přínosy použitých technik. | cs |
dc.description.abstract | This work is focused on a methodology of the reconfigurable system design implemented on an FPGA. This methodology uses advanced techniques based on a partial dynamic reconfiguration in order to optimize a reconfigurable system in terms of system's flexibility, memory requirements, implementation time requirements and logic sources consumption.The text describes basics of the FPGA structure and important features of the dynamic partial reconfiguration, partial bitstream relocation, FPGA's configuration memory readback and FPGA's internal registers states restoration techniques.The main part of the work presents a design methodology of the reconfigurable system where all mentioned techniques are supported. Individual parts of this work were verified on several applications with different sizes. Conclusion summarizes the results of the different approaches and discussed the benefits of the involved techniques. | en |
dc.description.mark | ||
dc.format | text | |
dc.format.extent | Ilustrace, Schémata, Tabulky 1x | |
dc.identifier.signature | U 856 M | |
dc.identifier.uri | https://dspace.tul.cz/handle/15240/26070 | |
dc.language.iso | cs | |
dc.publisher | Technická Univerzita v Liberci | cs |
dc.rights | Vysokoškolská závěrečná práce je autorské dílo chráněné dle zákona č. 121/2000 Sb., autorský zákon, ve znění pozdějších předpisů. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou https://knihovna.tul.cz/document/244 | cs |
dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act. https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics https://knihovna.tul.cz/document/244 | en |
dc.rights.uri | https://knihovna.tul.cz/document/26 | |
dc.rights.uri | https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf | |
dc.subject | FPGA | cs |
dc.subject | částečná dynamická rekonfigurace | cs |
dc.subject | vyčítání konfigurační paměti | cs |
dc.subject | relokace hardwarových úloh | cs |
dc.subject | optimalizace návrhu | cs |
dc.subject | FPGA | en |
dc.subject | partial dynamic reconfiguration | en |
dc.subject | configuration memory readback | en |
dc.subject | hardware task relocation | en |
dc.subject | design optimization | en |
dc.title | Rekonfigurovatelný systém na FPGA obvodu | cs |
dc.title | Reconfigurable system on an FPGA | en |
dc.type | Thesis | |
dc.type | disertační práce | cs |
local.degree.discipline | TK4 | |
local.degree.programme | Elektrotechnika a informatika | |
local.degree.programmeabbreviation | P2612 | |
local.department.abbreviation | ITE | |
local.faculty | Fakulta mechatroniky, informatiky a mezioborových studií | cs |
local.faculty.abbreviation | FM | |
local.identifier.stag | 32120 | |
local.identifier.verbis | 484077 | |
local.note.administrators | TrykarovaA |
Files
Original bundle
1 - 4 of 4
Loading...
- Name:
- DP_drahonovsky.pdf
- Size:
- 1.7 MB
- Format:
- Adobe Portable Document Format
- Description:
- VSKP
Loading...
- Name:
- hodnoceni_skolitele.pdf
- Size:
- 184.42 KB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek_vedouciho_VSKP
Loading...
- Name:
- posudky_oponentuDP_Ing.Drahonovsky.pdf
- Size:
- 1.58 MB
- Format:
- Adobe Portable Document Format
- Description:
- Posudek_oponenta_VSKP
Loading...
- Name:
- Zapis_z_obhajoby_DisPIng.Drahonovsky.pdf
- Size:
- 719.94 KB
- Format:
- Adobe Portable Document Format
- Description:
- Prubeh_obhajoby_VSKP