Transformace komplexních hradel v popisu obvodu na základní hradla
Title Alternative:Transformation of the complex gates in a circuit description into the simple gates
dc.contributor.advisor | Jeníček, Jiří | |
dc.contributor.author | Jonáš, Pavel | |
dc.date | 2011 | |
dc.date.accessioned | 2015-06-30 | |
dc.date.available | 2015-06-30 | |
dc.date.committed | 2009-05-29 | |
dc.date.defense | 2011-06-21 | |
dc.date.issued | 2011 | |
dc.date.submitted | 2008-10-31 | |
dc.degree.level | bc | cs |
dc.description | katedra: ITE; přílohy: 1 DVD ROM; rozsah: 35 | cs |
dc.description.abstract | Cílem této práce je vývoj aplikace pro zpracování zdrojového kódu VHDL a jeho následná transformace na zdrojový kód BENCH. K pochopení problematiky je nutné mít alespoň základní znalosti týkající se VHDL popisu a znalost práce s textovým souborem. Práce seznamuje s potřebnými základy jak o VHDL, tak i FPGA, dále vysvětluje pojmy základní a komplexní logická hradla. Dále obsahuje popis práce samotné aplikace a možnosti jejího případného doplnění. | cs |
dc.description.abstract | The aim of this work is to develop applications for the processing of VHDL source code and its subsequent transformation to the source code BENCH. To understand the problem it is necessary to have at least basic knowledge of VHDL description and knowledge of working with text files. This work presents the necessary fundamentals of the VHDL and the FPGA, further explains the concepts of basic and complex logic gates. It also includes a description of the work itself and the possibility of any additions. | en |
dc.format | text | |
dc.identifier.uri | https://dspace.tul.cz/handle/15240/10192 | |
dc.language.iso | cs | |
dc.publisher | Technická Univerzita v Liberci | cs |
dc.subject.verbis | programming | en |
dc.title | Transformace komplexních hradel v popisu obvodu na základní hradla | cs |
dc.title.alternative | Transformation of the complex gates in a circuit description into the simple gates | en |
dc.type | Thesis | |
local.department | ITE | cs |
local.identifier.stag | 16387 | |
local.identifier.verbis | 451371 | |
local.note.administrators | oprava_A | |
local.verbis.aktualizace | 2019-10-05 06:04:48 | cs |
local.verbis.studijniprogram | ITE Elektrotechnika a informatika/Elektronické informační a řídicí systémy | cs |
Files
Original bundle
1 - 4 of 4
Loading...
- Name:
- bc_16387.pdf
- Size:
- 229.06 KB
- Format:
- Adobe Portable Document Format
- Description:
- kvalifikační práce
Loading...
- Name:
- opo_16387.pdf
- Size:
- 73.97 KB
- Format:
- Adobe Portable Document Format
- Description:
- posudek oponenta
Loading...
- Name:
- ved_16387.pdf
- Size:
- 554.41 KB
- Format:
- Adobe Portable Document Format
- Description:
- posudek vedoucího
Loading...
- Name:
- obh_16387.pdf
- Size:
- 712.87 KB
- Format:
- Adobe Portable Document Format
- Description:
- výsledek obhajoby