Ztrátové komprese obrazu v embedded zařízeních

Abstract
Cílem této práce je seznámení studenta s metodami ztrátové komprese a jejich následnou implementací ve vestavných zařízeních. Konkrétně se jedná o naivní implementaci metody JPEG v APSoc Zynq. Kód komprese je napsán v jazyce C. Upravený kód je syntetizován pomocí nástroje Vivado HLS a integrován do programovatelného hradlového pole. Je porovnána složitost implementace a rychlost běhu algoritmu na platformě x64 a APSoC Zynq s využitím hardware akcelerátoru. Na závěr je rozhodnuto, zda úsilí, které je nutné k přizpůsobení kódu pro nástroj HLS, přinese významné zrychlení oproti plnému nasazení na procesoru.
The goal of this thesis is to acquaint the student with the methods of lossy compressions and their subsequent implementation in embedded devices. Specifically, it is a naive implementation of the JPEG method in APSoc Zynq. The compression code is written in plain C. The modified code is synthesized using the Vivado HLS tool and integrated into a programmable gate array. The complexity of implementation and performance of the algorithm are compared on the x64 and APSoC Zynq platforms. Finally, it is decided whe-ther the effort required to customize the code for HLS will result insignificant acceleration over full CPU deployment.
Description
Subject(s)
Ztrátová komprese, JPEG, Zynq, Vivado, HLS, Xilinx, FPGA, Embedded, C, Lossy compression, JPEG, Zynq, Vivado, HLS, Xilinx, FPGA, Embedded, C
Citation
ISSN
ISBN