Jádro procesoru Z80 firmy ZiLOG v FPGA obvodu
Title Alternative:ZiLOG#s Z80 CPU core in FPGA circuit
| dc.contributor.author | Blažek, Jiří | |
| dc.date | 2010 | |
| dc.date.accessioned | 2018-12-02T10:22:54Z | |
| dc.date.available | 2018-12-02T10:22:54Z | |
| dc.identifier.signature | V 79/11 Mb | |
| dc.identifier.uri | https://dspace.tul.cz/handle/15240/48838 | |
| dc.rights | Vysokoškolská závěrečná práce je autorské dílo chráněné dle zákona č. 121/2000 Sb., autorský zákon, ve znění pozdějších předpisů. Je možné pořizovat z něj na své náklady a pro svoji osobní potřebu výpisy, opisy a rozmnoženiny. Jeho využití musí být v souladu s autorským zákonem https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf a citační etikou https://knihovna.tul.cz/document/26 | cs |
| dc.rights | A university thesis is a work protected by the Copyright Act. Extracts, copies and transcripts of the thesis are allowed for personal use only and at one?s own expense. The use of thesis should be in compliance with the Copyright Act. https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf and the citation ethics https://knihovna.tul.cz/document/26 | en |
| dc.rights.uri | https://knihovna.tul.cz/document/26 | |
| dc.rights.uri | https://www.mkcr.cz/assets/autorske-pravo/01-3982006.pdf | |
| dc.subject.verbis | VHDL | cs |
| dc.title | Jádro procesoru Z80 firmy ZiLOG v FPGA obvodu | cs |
| dc.title.alternative | ZiLOG#s Z80 CPU core in FPGA circuit | en |
| dc.type | bakalářské práce | cs |
| local.faculty | Fakulta mechatroniky, informatiky a mezioborových studií | cs |
| local.faculty.abbreviation | BAK | |
| local.identifier.verbis | kpw06461739 | |
| local.note.administrators | Stare VSKP | |
| local.verbis.aktualizace | 2019-10-05 06:39:09 | cs |
| local.verbis.studijniprogram | ITE Elektrotechnika a informatika/Informatika a logistika | cs |
Files
Original bundle
1 - 1 of 1
Loading...
- Name:
- V_07911_Mb.pdf
- Size:
- 1.52 MB
- Format:
- Adobe Portable Document Format
- Description:
- VSKP