Aplikačně závislé testování FPGA obvodu
Abstract
Práce se zabývá testování programovatelných obvodů. Dosavadní metody testování FPGA obvodů nejsou realizovatelné na moderních FPGA nebo pouze za cenu vysoké režie. Navržená metoda je určena k aplikačně závislému testování FPGA obvodů. Cílem metody je minimalizace režie času, paměti a zdrojů obvodu. Je využito částečné dynamické rekonfigurace, moderních ATPG a komprese testovacích vektorů.